2024-2025
Avenue Victor Maistriau 8a
7000 Mons
Fiche ects de l'unité d'enseignement #3543 intitulée :
Master en Sciences de l'Ingénieur industriel orientation Informatique / Cycle 2 Bloc complémentaire
- passerelle Informatique
Responsable d'UE : Gaëtan PAULET
Bloc : MA0 Info
Période : 2e quadrimestre
Durée : 14 h
Crédits : 2 ects
-
Décrire l'architecture des composants programmables.
Elaborer et simuler un programme simple en VHDL.
5 h de théorie, 9 h d'exercices/Labos
Cours magistral, approche interactive, utilisation de logiciels
Français
Syllabus
- Olivier SENTIEYS et Arnaud TISSERAND, Architectures reconfigurables FPGA, Techniques de l'Ingénieur, réf H1196 V1
Méthode d'évaluation : note globale à l'UE
Langues d'évaluation : français
Examen écrit : 60%
Examen d'exercice sur PC : 40%